PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-055493

(43) Date of publication of application: 27.02.1996

(51)Int.CI.

G11C 19/00 G02F 1/133 G09G 3/20 G09G 3/36

(21)Application number: **06-188036**

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

10.08.1994


(72)Inventor: YOKOYAMA RYOICHI

(54) SHIFT REGISTER AND DRIVING CIRCUIT FOR DISPLAY DEVICE

(57) Abstract:

PURPOSE: To embody a shift register in which increasing the minimum number of elements and optimization for securing operational margin for phase deviation between shift clocks can be performed and which has a bi-directional scanning function.

CONSTITUTION: A signal transmitting path for right scanning is constituted by connecting plural unit shift registers SRi corresponding to the prescribed number of output stages with a wire RWi for right scan, also, a signal transmitting path for left scanning is constituted by connecting with a wire LRi for left scanning. Transmission gates RTGi and LTGi which perform inverse opening/closing operation each other are provided in signal transmitting paths for right scan and left scanning respectively. By making the transfer gate RTGi an ON state and making the transfer gate LTGi a OFF state, only the transmitting path of right scan shift is made valid, signal transmission of right scan is performed, and signal transmission of left scan is performed by the inverse operation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開母号

特開平8-55493

(43)公開日 平成8年(1996)2月27日


(51) Int.CL*		鐵則配号	庁内整理番号	ΡI	技術表示體的	
GIIC	19/00	С				
G 0 2 F	1/133	505				
G 0 9 G	3/20	R	4237 – 5H			
	3/36					
				海查韶求	未請求 簡求項の数8 OL (全 7 円)	
(21)出顧番号		特顧平6-188036		(71)出廢人	000001889	
					三洋電機株式会社	
(22)出願日		平成6年(1994)8	月10日		大阪府守口が京阪本通2丁目5巻5号	
				(72) 発明者	擬山 良一	
					大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内	
				(74)代理人	弁理士 目次 畝 (外1名)	

(54) 【発明の名称】 シフトレジスタ及び表示装置の駆動回路

(57)【要約】

【目的】 最小素子数の増加で、かつシフトクロック間の位相ずれに対する動作マージン確保の最適化が可能な 双方向スキャン機能を有するシフトレジスタを実現する。

【構成】 所定の出力段数に対応する複数の単位シフトレジスタSRi間を古スキャン用の配線RW!で接続することにより右スキャン用信号伝達経路を構成し、また左スキャン用の配線LRiで接続することにより左スキャン用信号伝達経路を構成する。古スキャン用及び左スキャン用信号伝達経路の各々には、互いに逆の開閉動作を行うトランスミッションゲートRTG!、LTG!が設けられる。トランスファーゲートRTG!をONにし、トランスファーゲートLTG!をOFFにすることにより古スキャンシフトの信号伝達経路のみが有効となり、右スキャンの信号伝達が行われる。



BEST AVAILABLE COPY

(2)

【特許請求の葡囲】

【請求項1】 信号のシフト動作の一単位を模成する単 位シフトレジスタを複数接続したシフトレジスタ列と、 外部からの制御信号によって前記シフトレジスタ列の前 記信号のシフト方向を切り換えるシフト方向切り換え手 段とを備えた、シフトレジスタ。

【請求項2】 番々、信号のシフト動作の一単位を構成 する第1単位シフトレジスタ及び第2単位シフトレジス

前記第1単位シフトレジスタの出力端と前記第2単位シ 16 フトレジスタの入力端とを接続する配線経路中に設けら れ、前記第1単位シフトレジスタから前記第2単位シフ トレジスタへの配線経路の開閉動作を行う第1開閉手段

前記第1単位シフトレジスタの入力端と前記第2単位シ フトレジスタとの出力端とを接続する配線経路中に設け られ、前記第1開閉手段と逆の開閉動作によって前記第 2単位シフトレジスタから前記第1単位シフトレジスタ への配線経路の開閉を行う第2開閉手段とを備えたこと を特徴とする。シフトレジスタ。

【請求項3】 前記第1及び第2関閉手段の各々は、前 記配線経路中に直列に接続される入出力幾子と、外部か ちの制御信号が与えられる制御幾子とを有する3端子ス イッチ素子から構成されることを特徴とする、請求項2 に記載のシフトレジスタ。

【請求項4】 前記3端子スイッチ素子は薄膜トランジ スタである、請求項3に記載のシフトレジスタ。

【請求項5】 前記第1及び第2関閉手段の各々は、ト ランスミッションゲートから構成されることを特徴とす る請求項2に記載のシフトレジスタ。

【請求項6】 複数の画素に接続される複数の信号管極 に接続された請求項2に記載のシフトレジスタを有する 表示装置の駆動回路。

【請求項7】 複数の画素に接続される複数の走査電極 に接続された請求項2に記載のシフトレジスタを有する 表示装置の駆動回路。

【請求項8】 前記シフトレジスタは、前記画素が形成 された基板と同一基板上に形成されていることを特徴と する。請求項6または請求項7のいずれかに記載の表示 装置の駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、シフトレジスタ及び表 示装置の表示パネルを駆動するための駆動回路の構成に 関する。

[0002]

【従来の技術】近年、例えばマトリックス型液晶表示装 置の液晶パネルを駆動するための駆動回路において、双 方向スキャンが可能なシフトレジスタを備えたものが提

うに、単方向スキャン用のシフトレジスタを2系統設 け、出力選択回路を通して各シフトレジストからの出力 信号を選択して出力するように構成したものである。こ の方式における単方向スキャン用のシフトレジスタの回 路構成を、図6及び図7に示す。図6を参照して、単方 向スキャン用シフトレジスタは、複数段のシフトレジス タ (以下、本書においてその各々を単位シフトレジスタ と称する)を直列に接続することにより構成されてい る。単位シフトレジスタは、書き込み用及びラッチ用の 2つのクロックドインバータC ! 1、C ! 2 と、1つの インバータ!1とを図示のように接続した構成を有す る。また、この書き込み用及びラッチ用クロックドイン バータと 1 つのインバータの内部回路を各々図? (a)、(b). (c) に示す。

【①①03】左スキャン用及び右スキャン用の2系列の シフトレジスタを設けた上記方式では、双方向スキャン が可能となる反面、単方向スキャンシフトレジスタに比 べ、1系統分のシフトレジスタと、選択回路とを追加す る必要がある。このため、これらの回路を構成するトラ 26 ンジスタ素子の素子数が大幅に増加することによって、 製造工程における欠陥の発生確率が高まり、歩留りの低 下の原因となる。

【①①①4】また、駆動回路の素子数の大幅な増加を生 じることなく双方向スキャンを可能とする機成が新たに 提案されている。その一例を図8に示す。図示されたシ フトレジスタは、図6に示された単方向スキャンシフト レジスタに、新たにクロックドインバータを追加するこ とによって双方向スキャン機能を付加したものである。 図8において、単位シフトレジスタに相当する領域を点 35 根で示している。この方式における単位シフトレジスタ は、書き込み用及びラッチ用の2つのクロックドインバ ータC!1、CI2と、スキャン方向に対応した2つの クロックドインバータSCI1、SCI2とから構成さ れている。スキャン方向に対応したクロックドインバー タの内部回路の構成が図9(a)、(b)に示されてい る。また、図9 (c) は、クロックドインバータSCi 1. SC 12の副御信号とその動作状態を示している。 【0005】右方向スキャン時において、信号線R/L にHiレベルの信号が与えられると、クロックドインバ 40 ータSC! 2 は高インピーダンス状態となり、他方のク ロックドインバータSCI1はインバータ動作を行う。 これにより、書き込み用クロックドインバータCII. ラッチ用クロックドインバータC!2及びインバータS CIIにより右方向シフトの単位シフトレジスタが機能 する。また、逆に信号線R/LにLowレベルの信号が 与えられると、クロックドインバータSC!1は高イン ピーダンス状態となり、他方のクロックドインバータS CI2はインバータ動作を行う。これにより、書き込み 用クロックドインバータCI2、ラッチ用クロックドイ 寒されている。その1つは、図5に模式的に示されるよ「50」ンパータCi1及びインパータSCI2により単位シフ

(3)

トレジスタは左方向シフト勁作を行う。

【①①06】との図8に示す方式のシフトレジスタは、 図6に示す従来の単方向スキャン用のシフトレジスタに 比べ、単位シプトレジスタあたり6つのトランジスタ素 子の追加によって双方向スキャン機能を実現している。 [0007]

【発明が解決しようとする課題】実際の駆動回路におい ては、書き込み用のクロックドインバータに供給するシ フトクロックCLKと、ラッチ用クロックドインバータ に供給するシフトクロックバーCLKは、ともに外部回 10 【①014】本発明の他の局面に従う表示装置の駆動回 路から供給されるため、配線逐延などに起因する位相の ずれが生じることは避けられない。2つのシフトクロッ クCLK、バーCLKの間の位相ずれば、シフトレジス タの誤動作を生じさせるものである。従って、実際の回 路設計にあたっては、シフト信号の書き込みとラッチを 行うクロックドインバータの各々のトランジスタサイズ とを異ならせることにより。両クロック間の許容位相ず れを広くする方法が行われている。

【①①08】しかしながら、図8に示す方式のシフトレ ジスタでは、スキャン方向によって2つのクロックドイ 20 【0016】本発明のさらに他の局面に従う表示装置の ンバータが書き込み用とラッチ用に交互に役割変換して 使用されるため、双方のクロックドインバータのトラン ジスタサイズを最適化し、シフトクロック間の位相ずれ に対する動作マージンを広くするといった最適設計を適 用することができないという問題があった。

【①①①9】本発明は、最小の素子數の増加で、しかも シフトクロック間の位相ずれに対する動作マージンが広 い双方向スキャン機能を有するシフトレジスタ及び表示 装置の駆動回路を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明によるシフトレジ スタは、信号のシフト動作の一単位を構成する単位シフ トレジスタを複数接続したシフトレジスタ列と、外部か ちの副御信号によってシフトレジスタへの信号のシフト 方向を切り換えるシフト方向切り換え手段とを備えてい

【①①11】さらに、本発明によるシフトレジスタは、 各々、信号のシフト動作の一単位を構成する第1単位シ フトレジスタ及び第2単位ンフトレジスタと、第1単位 力端とを接続する配線経路中に設けられ、第1単位シフ トレジスタから第2単位シフトレジスタへの配線経路の 関閉動作を行う第1関閉手段と、第1単位シフトレジス タの入力端と第2単位シフトレジスタの出力端とを接続 する配線経路中に設けられ、第1関閉手段と逆の開閉動 作によって第2単位シフトレジスタから第1単位シフト レジスタへの配領経路の開閉を行う第2関閉手段とを備 えるものである。

【①①12】本発明の販定された構成に従うシフトレジ スタは、第1及び第2関閉手段の各々が、配線経路中に 50 ライバ20及び走査ドライバ30とが形成されたいわゆ

直列に接続される入出力端子と、外部からの制御信号が 与えられる制御端子とを有する3端子スイッチ素子から 模成されるものである。

【①①13】本発明のより限定された構成に従うシフト レジスタにおいて、3端子スイッチ素子は薄膜トランジ スタが適用される。本発明の他の限定された構成に従う シフトレジスタにおいて、第1及び第2関閉手段の各々 は、トランスミッションゲートから構成されることを特 徴とする。

路は、複数の画素に接続される複数の信号電極に接続さ れたシフトレジスタを有しており、このシフトレジスタ は、上述の単位シフトレジスタ及び第1、第2開閉手段 とを備えるものである。

【①①15】さらに、本発明の他の局面に従う表示装置 の駆動回路は、複数の画素に接続される複数の走査電極 に接続されたシフトレジスタを有しており、このシフト レジスタは上述の単位シフトレジスタ及び第1. 第2 関 閉手段とを備えるものである。

駆動回路において、シフトレジスタは、回案が形成され た基板と同一基板上に形成されていることを特徴とす る.

[0017]

【作用】本発明によるシフトレジスタにおいて、シフト 方向切り換え手段は、外部からの制御信号を受け取り、 その副御信号に従ってシフトレジスタ列の信号のシフト 方向を設定する。

【①①18】さらに、本発明のシフトレジスタにおい 30 て、第1開閉手段が配線経路を導通し、第2開閉手段が 配線経路を遮断すると、信号は第1単位シフトレジスタ の出力端から第2単位シフトレジスタの入力端へ伝達さ れる。この信号伝達動作が単位シフトレジスタの各段に おいて順次行われることにより、1つの方向への信号の シフト動作が行われる。また、逆に第1開閉手段が配線 経路を遮断し、第2期間手段が配線経路を導通すると、 信号は第2単位シフトレジスタの出力端から第1単位シ フトレジスタの入力端へ伝達される。 このような信号伝 達動作が各段の単位シフトレジスタにおいて順次行われ シフトレジスタの出力鑑と第2単位シフトレジスタの入 49 ることにより、他の方向への信号のシフト動作が行われ

> 【0019】との第1及び第2開閉手段の動作は、本発 明のより限定された構成において、トランスミッション ゲート、あるいは3端子スイッチ素子、例えば薄膜トラ ンジスタによって実現される。

[0020]

【実施例】図4は、本発明の実施例によるマトリックス 型液晶表示装置の構成図である。このマトリックス型液 晶表示装置は、同一基板上に液晶パネル10とデータド

るドライバー体型の構造を有している。

【0021】液晶パネル10は、水平方向に互いに平行に延びる複数の走査電極101と、走査電極101に直交する垂直方向に互いに平行に延びる複数の信号電極102の交叉部近傍に配置されるTFT(Thin Film Transister)103と、TFT103に接続される画素電極104とを備えている。定査電極101の一端は、各TFT103のゲート電極に接続され、他端は定査ドライバ30に接続されている。また、信号電極102の一端は、TFT103のソース電極に接続され、他端はデータドライバ20に接続されている。

【0022】データドライバ20は、シフトレジスタ200及びサンプリングトランジスタ210を備える。データドライバ20は、外部から入力されるビデオ信号を所定のサンプリング回波数でサンプリングし、ゲートドライバ30によるゲートオン信号の出力に同期して各信号電極102にビデオ信号を出力する。これにより、オン状態のTFT103を通じて画素電極104にビデオ信号が出力される。

【①①23】データドライバ2①のシフトレジスタ2① ①の構成が図1に示されている。図1は、双方向スキャン機能を有するシフトレジスタの構成をブロック図を用いて示したものである。このシフトレジスタは、図1の左側の入力端から入力された信号を右側の出力端へ向かってシフトする右スキャン機能と、その逆方向に信号をシフトする左スキャン機能とを有する。なお、シフトレジスタの各段の単位シフトレジスタは、信号をシフトすると共に、サンブリングトランジスタへの信号Qiを出力する。

【0.024】右スキャン機能は、1つの単位シフトレジスタSR $_1$ (i=1~ $_n$)の出力端と次段の単位シフトレジスタSR $_1$ + 1の入力端とを配線R $_1$ にはり接続した回路によって実現される。各配線R $_1$ にはスイッチ素子RS $_1$ にはなれている。

【①025】また、左スキャン級館は、1つの単位シフトレジスタSRiの入力端と、次段の単位シフトレジスタSRi+1の出力端とを配線LWiにより接続した回路により実現される。各配線LWi中にはスイッチ案子LSWiが設けられている。

【0026】スイッチ素子RSWiには、スイッチの関 関助作を制御するための信号を供給する信号線RSLが 接続され、またスイッチ素子LSWiには信号線LSL が接続されている。

【① 027】 ことで、図1に示すシフトレジスタの動作 について説明する。まず、右スキャン動作を行う場合、 信号線RSLを通して各スイッチ素子RSW1に回路を ONするための制御信号が供給され、同時にスイッチ素 子しSW!には信号根しSしから回路をOFFする制御信号が与えられる。この結果、シフトレジスタは、スイッチRSW! 単位シフトレジスタSR!、配線RW! 対し、スイッチ素子RSW2、単位シフトレジスタSR2 配線RW2・・・単位シフトレジスタSRnによる回路が構成され、古スキャン用のシフトレジスタとして動作する。

【① 029】右スキャンの場合、各段のシフトレジスタからの出力信号は、配線RW」を通してシフトレジスタ間で左下から右上に伝えられていき、逆に左スキャンの30場合、各段のシフトレジスタの出力信号は配線しW」を通してシフトレジスタ間で右下から左上に伝えられていくことになる。

【0030】とのシフトレジスタは、従来の単方向スキャン用のシフトレジスタと比較すると、スキャン方向を切替えるためのスイッチ素子RSWi.LSWiのみが追加された構成となっている。そして、各単位シフトレジスタSRiの入力端と出力端の位置関係は、スキャン方向に拘らず常に一定に設定されている。

【0031】とのスキャン方向切替え用のスイッチ案子 30 RSW₁、LSW₁は、具体的には以下のような素子に より構成される。第1の例は、図2に示すように、スイ ッチ素子RSWi、LSWiとして、いわゆるCMOS トランスミッション型ゲートRTGi、LTGiを用い るものである。CMOSトランスミッション型ゲート は、P-MOSトランジスタとN-MOSトランジスタ とを並列に接続し、各々のゲート電極に互いに電圧レベ ルの異なる信号を与えることによってスイッチ動作を行 うものである。CMOSトランスミッション型ゲートR TGi、LTGiの開閉動作は、外部から入力される制 40 - 御信号CSを直接あるいはインバータ30を経た後、そ れぞれ信号線RSL及び信号線LSLを通してCMOS トランスミッション型ゲートのトランジスタの各ゲート 電極に制御電圧を印加することにより制御される。 外部 からの制御信号CSとCMOSトランスミッション型ゲ ートRTG1、LTG1の開閉状態を表1に示す。

[0032]

【表1】

特開平8-55493

<u></u>					
cs	RSL	l.SL	RTGi	LTGi	スキャン方向
Hi	Нì	Law	ОЙ	OFF	右
Low	Low	H i	OFF	ON	Æ

【10033】この例においては、従来の単方向スキャン 用シフトレジスタと比較して、孟子数の増加は単位シフ トレジスタ当たり2つのCMOSトランスミッション型 ゲートの案子数、すなわち4つのMOSトランジスタ素 来の双方向スキャン用シフトレジスタに比べても素子数 の増加分は少ない。

【①034】また、単位シフトレジスタSR1の入力端 と出力端はスキャン方向の如何に何らず鴬に変化しな い。従って、シフトクロックCLKとシフトクロックバ ーCLKとの間に生じる位相ずれを許容するために、書 き込み用とラッチ用のクロックドインバータを構成する トランジスタのサイズを最適に設計することが可能であ る.

を図3に示す。第2の例は、スイッチ素子としてN-M OSトランジスタRTRi、LTRiを用いたものであ る。右スキャン用のN-MOSトランジスタRTR!と 左スキャン用のN-MOSトランジスタLTRiのゲー **ト電極には、外部から与えられる制御信号CSと、イン** バータ30によって反転された制御信号(CF)がそれ ぞれ印加される。これにより、いずれか一方のN-MO SトランジスタのみがON状態となり、一方向のスキャ ン助作のみを選択できる。

【0036】なね、この一対のMOSトランジスタRT 30 Ri. LTRiは、N-MOSトランジスタのみならず P-MOSトランジスタを用いてもよく、好ましくはT FTが適用される。

【10037】との第2の例においては、スイッチ素子が 各々1つのMOSトランジスタ素子により構成されるた め、上記の第1の例と比較して、さらに素子数の増加を 最小にとどめることができる。また、単位シフトレジス タの書き込み用及びラッチ用クロックドインバータに供 給される各々のシフトクロックCLK、バーCLKの間 の位相ずれに対する動作マージンを確保するための最適 40 設計を行うことができることは上記第1の例と同様であ る.

【0038】なお、上記の双方向スキャンが可能なシフ トレジスタの構成は、図4に示す液晶表示装置のデータ ドライバ20のシフトレジスタ200に適用されるのみ ならず、ゲートドライバ3 ()のシフトレジスタに適用す ることも可能である。

【①039】また、本発明によるシフトレジスタを有す る駆動回路としては、ドライバー体型の液晶表示装置に のみ適用されるものではなく、駆動回路が液晶パネルと 50 は左スキャン用インバータの回路図. (c)は各クロッ

異なる基板に形成されたいわゆる外付け型の表示装置に 適用することも可能である。

【①①40】さらに、このシフトレジスタが適用される 表示装置は、液晶マトリックス型表示装置に限定される 子分のみにとどめられている。このため、図8に示す従 10 ものではなく、シフトレジスタ方式の駆動回路を用いる 他の表示装置。例えばプラズマディスプレイ装置やEL (エレクトロルミネセンス) などに対しても有効に適用 することができる。

[0041]

【発明の効果】以上のように、本発明においては、複数 の整列した単位シフトレジスタに対して、一方向の信号 伝達経路を構成するように各単位シフトレジスタを接続 する配線と、逆方向の信号伝達経路を構成するように各 単位シフトレジスタを接続する配線とを設け、さらに各 【0035】図】に示すシフトレジスタの第2の具体例 20 配線中に配線経路を開閉する第1及び第2の開閉手段を 設け、いずれか一方の関閉手段のみをONさせることに よって信号伝達経路を選択するように構成したので、単 方向スキャンシフトレジスタに比べて開閉手段を構成す る素子の素子数の増加のみで双方向スキャン機能を実現 することができる。これにより、駆動回路の素子数の増 加を抑え、回路の複雑化を防止すると共に、従来の双方 向スキャンシフトレジスタに比べ、製造上の歩留りを向 上させることができる。

【図面の簡単な説明】

【図1】本発明の実施例によるシフトレジスタの構成を 示すプロック図。

【図2】図1に示すシフトレジスタの具体例の一例を示 す回路図。

【図3】図1に示すシフトレジスタの具体例の他の例に よるシフトレジスタの主要部を示す回路図。

【図4】本発明の実施例におけるシフトレジスタが適用 される液晶表示装置の構成を示すプロック図。

【図5】従来の双方向スキャンシフトレジスタの構成を 概念的に示す図。


【図6】従来の単方向スキャンシフトレジスタの回路 図.

【図7】図6に示すシフトレジスタの要部回路図であ り、(a)は書き込み用クロックドインバータの回路 図。(り)はラッチ用クロックドインパータの回路、及 び(c)はインバータの回路図。

【図8】従来の双方向スキャンシフトレジスタの他の例 を示す回路図.

【図9】図8に示すシフトレジスタの要部回路図であ り、(a)は右スキャン用インバータの回路図。(b)

10/19/2004



DEST AVAILABLE COPY

(7) 特開平8-55493 [27] [208] [図9] (¢)

BEST AVAILABLE COPY